DEFAUT PRINCIPAL -- etats d'attente de la flash jamais configures
Le firmware s'execute depuis la flash (_FLASH), mais InitFlash() n'etait
jamais appelee. Au reset FBANKWAIT vaut son MAXIMUM (0x0F0F, soit
RANDWAIT = PAGEWAIT = 15) : chaque acces flash coutait 16 cycles au lieu
des 3 necessaires a 60 MHz.
Ironie : le memcpy des ramfuncs en tete de main() existe PRECISEMENT pour
copier InitFlash() en RAM, puisqu'elle doit s'executer hors flash. La
recopie se faisait depuis le premier jour sans que la fonction ne soit
jamais appelee -- la section ramfuncs ne contenait que 4 mots, elle en
fait 0x21 maintenant.
Mesure au scope sur l'ISR ADC :
avant : 22,3 kHz, ISR 30 us, 88 % de charge CPU
apres : 66,85 kHz, ISR 4,9 us, 33 % de charge CPU
66,85 kHz est le maximum theorique (200 kHz / SOCAPRD=3), atteint sans
aucun declenchement manque. Recoupe au compteur : 67,5 kHz.
Optimisation compilateur
-O2 ajoute : le projet compilait sans aucune option d'optimisation.
Contribution mesuree : ISR de 41 a 30 us, mais SANS changer la cadence --
ce n'etait pas le facteur limitant. Conserve, le gain reste reel.
Discipline ISR (ni multiplication ni division en interruption)
status_led_tick() : quatre modulos (%200, %40, %100, %100) remplaces par
un compteur qui reboucle sur comparaison.
cpu_timer0_isr() : "tick % 30" remplace par un compteur dedie.
control_tick() : le tableau stages[2] etait initialise sur la pile a
chaque appel, des dizaines de milliers de fois par seconde -> static const.
pwm_set_duty_counts() : une division flottante y mettait a jour la
consigne, sur un F28027 sans FPU. Supprimee ; pwm_get_duty() relit
CMPA, la telemetrie reste juste.
control.c/h -- balayage de caracterisation (BOUCLE OUVERTE)
Ce module ne regule rien : il balaie le duty de 1 % a 50 % puis revient,
par pas de 1 LSB de CMPA a chaque conversion ADC. Appel cadence depuis
l'ISR ADC, conformement a PROMPT §6 etape 8.
API en counts ajoutee a pwm.c : le pas minimal est 1 LSB de CMPA et
DEPEND DE L'ETAGE (1/300 = 0,333 % a 200 kHz, 1/600 = 0,167 % a 100 kHz).
Une consigne flottante ne permet pas d'exprimer "le plus petit pas".
Resultat mesure a 66,7 kHz :
etage 1 : 1->50 % en 2,2 ms, cycle 4,4 ms, 22 %/ms
etage 2 : 1->50 % en 4,4 ms, cycle 8,9 ms, 11 %/ms
L'etage 2 est deux fois plus lent PARCE QUE sa resolution est deux fois
plus fine, a cadence de mise a jour identique.
La telemetrie transporte desormais le duty reel, relu depuis CMPA.
L'instrumentation de mesure a ete RETIREE : GPIO32 est rendue a HV_EN, qui
en a de nouveau l'usage exclusif (verifie sur cible, broche stable a 0).
Note : ce defaut de wait states etait present depuis le debut du projet.
Toutes les mesures de timing anterieures etaient faussees d'un facteur 4.
Les frequences PWM et les protections sont materielles et restent valides.
Co-Authored-By: Claude Opus 5 <noreply@anthropic.com>
Emission $T,...*XX et reception $C,...*XX conformes a docs/ESP32-UART.md.
Trame mesuree a 129 caracteres, checksum XOR verifie independamment.
Corrections trouvees au bring-up sur materiel :
- StartCpuTimer0() manquant : ConfigCpuTimer() laisse le timer arrete, donc
le tick d'emission ne se produisait jamais et rien ne partait sur la ligne.
- Suppression de "%f" dans sprintf. Sur C28x le support flottant de printf
passe par du long double 64 bits emule (frexpl/scalbnl/L$$DIV) : le CPU
partait a PC=0 des le premier envoi. Formatage decimal manuel a la place,
comme le prevoyait deja PROMPT §7 etape 7.
- RXFFIENA n'etait pas arme dans SCIFFRX : aucune interruption de reception.
- Recuperation de SCIRXST.RXERROR. Un FE/OE/PE/BRKDT le latche et bloque le
recepteur jusqu'a un SW RESET du SCI ; sans ca une seule perturbation
arretait la reception definitivement (constate : RXERROR+FE+BRKDT latches).
- Formatage borne : clamp des valeurs (NaN et saturation) puis snprintf avec
la capacite restante. Un champ qui ne tient pas est abandonne entierement,
ce que le protocole autorise, plutot que de deborder s_tx_frame.
- Emission non bloquante : send_telemetry() ne fait que mettre en attente,
uart_link_service_tx() pousse au plus une FIFO (4 octets) puis rend la
main. L'ancienne version monopolisait 22 ms par trame, incompatible avec
la priorite donnee a la boucle de regulation.
Plan memoire (F2802x_generic_flash.cmd) :
- les 4 secteurs flash du F28027 sont declares (32K mots au lieu de 8K)
- .ebss bascule en RAML0 : il etait colle juste apres .stack, donc tout
debordement de pile ecrasait silencieusement les globales
- pile portee a 1024 mots, seule dans RAMM1
LED : polarite reelle confirmee active-haut (cathode commune a la masse,
anodes pilotees par GPIO12/GPIO33 a travers 1k) -> LED_ACTIVE_LOW = 0.
Repond au point ouvert §9.2 du PROMPT.
safety_init() reste desactive dans main.c : bring-up isole LED+UART, a
reactiver quand l'etage de puissance sera cable.
Co-Authored-By: Claude Opus 5 <noreply@anthropic.com>
The previous commit replaced the hardcoded path with a variable
reference to itself (${COM_TI_C2000WARE_INSTALL_DIR}), which broke
include resolution and the build entirely. Restore the absolute path
confirmed via getProjectProductReferences.
Co-Authored-By: Claude Sonnet 5 <noreply@anthropic.com>
.mcp.json and CLAUDE.md are auto-generated by CCS with machine-specific
absolute paths and shouldn't be shared via git. The .cproject change
(likely from a CCS reimport) replaces the hardcoded C2000Ware install
path with a variable reference.
Co-Authored-By: Claude Sonnet 5 <noreply@anthropic.com>
