DEFAUT PRINCIPAL -- etats d'attente de la flash jamais configures
Le firmware s'execute depuis la flash (_FLASH), mais InitFlash() n'etait
jamais appelee. Au reset FBANKWAIT vaut son MAXIMUM (0x0F0F, soit
RANDWAIT = PAGEWAIT = 15) : chaque acces flash coutait 16 cycles au lieu
des 3 necessaires a 60 MHz.
Ironie : le memcpy des ramfuncs en tete de main() existe PRECISEMENT pour
copier InitFlash() en RAM, puisqu'elle doit s'executer hors flash. La
recopie se faisait depuis le premier jour sans que la fonction ne soit
jamais appelee -- la section ramfuncs ne contenait que 4 mots, elle en
fait 0x21 maintenant.
Mesure au scope sur l'ISR ADC :
avant : 22,3 kHz, ISR 30 us, 88 % de charge CPU
apres : 66,85 kHz, ISR 4,9 us, 33 % de charge CPU
66,85 kHz est le maximum theorique (200 kHz / SOCAPRD=3), atteint sans
aucun declenchement manque. Recoupe au compteur : 67,5 kHz.
Optimisation compilateur
-O2 ajoute : le projet compilait sans aucune option d'optimisation.
Contribution mesuree : ISR de 41 a 30 us, mais SANS changer la cadence --
ce n'etait pas le facteur limitant. Conserve, le gain reste reel.
Discipline ISR (ni multiplication ni division en interruption)
status_led_tick() : quatre modulos (%200, %40, %100, %100) remplaces par
un compteur qui reboucle sur comparaison.
cpu_timer0_isr() : "tick % 30" remplace par un compteur dedie.
control_tick() : le tableau stages[2] etait initialise sur la pile a
chaque appel, des dizaines de milliers de fois par seconde -> static const.
pwm_set_duty_counts() : une division flottante y mettait a jour la
consigne, sur un F28027 sans FPU. Supprimee ; pwm_get_duty() relit
CMPA, la telemetrie reste juste.
control.c/h -- balayage de caracterisation (BOUCLE OUVERTE)
Ce module ne regule rien : il balaie le duty de 1 % a 50 % puis revient,
par pas de 1 LSB de CMPA a chaque conversion ADC. Appel cadence depuis
l'ISR ADC, conformement a PROMPT §6 etape 8.
API en counts ajoutee a pwm.c : le pas minimal est 1 LSB de CMPA et
DEPEND DE L'ETAGE (1/300 = 0,333 % a 200 kHz, 1/600 = 0,167 % a 100 kHz).
Une consigne flottante ne permet pas d'exprimer "le plus petit pas".
Resultat mesure a 66,7 kHz :
etage 1 : 1->50 % en 2,2 ms, cycle 4,4 ms, 22 %/ms
etage 2 : 1->50 % en 4,4 ms, cycle 8,9 ms, 11 %/ms
L'etage 2 est deux fois plus lent PARCE QUE sa resolution est deux fois
plus fine, a cadence de mise a jour identique.
La telemetrie transporte desormais le duty reel, relu depuis CMPA.
L'instrumentation de mesure a ete RETIREE : GPIO32 est rendue a HV_EN, qui
en a de nouveau l'usage exclusif (verifie sur cible, broche stable a 0).
Note : ce defaut de wait states etait present depuis le debut du projet.
Toutes les mesures de timing anterieures etaient faussees d'un facteur 4.
Les frequences PWM et les protections sont materielles et restent valides.
Co-Authored-By: Claude Opus 5 <noreply@anthropic.com>
nicoboy
69801df648